Western Digital Berhasil Mengembangkan Chip Berasitektur Four-bits-per-cell Generasi Kedua untuk 3D NAND
JAKARTA, KabaRakyatsumsel.com-Western Digital Corp. (NASDAQ: WDC) hari ini mengumumkan keberhasilan pengembangan arsitektur four-bits-per-cell, generasi kedua untuk 3D NAND. Diimplementasikan pada perangkat 96-layer BiCS4 perusahaan, teknologi QLC memberikan kapasitas tertinggi di industri sebesar 1,33 terabits (Tb) pada perangkat penyimpanan berbasis 3D NAND di dalam sebuah chip tunggal. BiCS4 telah dikembangkan pada fasilitas pengembangan flash di Yokkaichi, Jepang dengan mitra joint venture Toshiba Memory Corporation. Kini teknologi tersebut telah dibuatkan sampelnya dan diharapkan akan didistribusikan ditahun ini, mulai dari produk-produk konsumen dengan merek SanDisk. Perusahaan ini berharap akan membenamkan BiCS4 pada banyak aplikasi-aplikasi mulai dari SSD retail hingga enterprise.
“Memanfaatkan kemampuan pemrosesan silicon, pengembangan perangkat, dan integrasi sistem dari Western Digital, teknologi QLC memungkinkan 16 tingkat berbeda dalam sebuah chip dapat dikenali dan dimanfaatkan untuk menyimpan data,” kata Dr. Siva Sivaram, executive vice president, Silicon Technology and Manufacturing di Western Digital. “BiCS4 QLC adalah perangkat four-bits-per-cell generasi kedua kami, dan dibangun berdasarkan pengalaman dari implementasi QLC di BiCS3 64-layer. Dengan struktur biaya dari produk NAND apa pun, BiCS4 menegaskan kekuatan kami dalam mengembangkan berbagai inovasi flash yang memungkinkan data para pelanggan kami untuk dapat dikelola pada berbagai lingkungan, termasuk retail, mobile, embedded, klien dan enterprise. Kami berharap teknologi four-bits-per-cell ini akan ditemukan dan digunakan secara umum pada berbagai aplikasi-aplikasi tersebut.”
